Ch 4. Parameter Set

Pages List

List view

Home

Portfolio

Develop

ZYNQ-7Z010 SOM B’d (Rev.A)

STM32H743XIH6 SOM B’d

MCU / FPGA / SOC Test Carrier B’d (Rev.A)

Power Module (Type-A / Rev.B)

STM32 Peripherals

ARM Cortex-M3/M4 Processor - 1

ARM Cortex-M3/M4 Processor - 2

ARM Cortex-M3/M4 Processor - 3

STM32 HAL & Project Architecture

Understanding STM32 HAL program flow with UART Exercise

FPGA / Adaptive SoC

AXI Specification of AMBA

FPGA

Creating a Custom Non-AXI IP

Creating a Custom AXI4-Lite IP

How to use a Custom AXI4-Lite IP

How to set up the ZYNQ SoC Development Environment

BRAM Controller AXI IP

Vitis Project Initial Setup

FIFO Generator (Standard FIFO)

FIFO Generator (First Word Fall Thru FIFO)

Adaptive SoC

Usage of PS region of ZYNQ Architecture

Providing the Zynq PS clock and reset signals to the PL

Daily

Photo

Etc

Etc Item

Ch 4. Parameter Set

Parameter Set

Parameter에 대해 알아보자.

아래 그림의 Relay가 7A 사양이라고 가정하자.

그러면 Relay와 연결되는 Trace도 7A가 흐를 수 있어야 한다.

7A가 흐를 수 있는 PCB Trace Width는 대략 80mil 이상이다. (Saturn PCB Design 참고)

'Amp7Rule'이라는 이름의 Parameter를 생성하고, 'Width Constraint'에 대한 Rule을 부여한다.

'Amp7Rule'이라는 Parameter가 연결된 Net들이 최소 80mil 이상의 Trace Width를 갖도록, 다음 그림과 같이 설정한다.

그리고 다음 그림과 같이, 해당 Rule을 부여하고 싶은 Net에 'Amp7Rule'을 연결한다.

Blanket을 이용하면, 좀 더 깔끔하게 3개의 Net에 'Amp7Rule'을 부여할 수 있다.

Parameter Set Parameter에 대해 알아보자.